In questa lezione tratteremo la realizzazione di porte logiche in tecnologia CMOS statica complementare. Tali porte sono definite "statiche", poiché il nodo di uscita è sempre connesso o a massa o all'alimentazione, tramite un percorso a bassa impedenza. Il termine complementare si riferisce al fatto che, come per l'invertitore, le reti di MOSFET che realizzano il pull-up e il pull-down della porta logica sono duali e, in particolare, sono realizzate in modo che per ogni configurazione degli ingressi una e solo una di esse sia attiva.
Il tipo di approccio che seguiremo è lo stesso usato per l'invertitore, e cercheremo di estendere tutto quello che abbiamo imparato con l'invertitore a porte logiche arbitrarie.
Cominceremo con la tecnica di implementazione di porte logiche arbitrarie, passeremo poi ad analizzare le caratteristiche statiche, quelle dinamiche e infine il consumo.

Punto di partenza: invertitore CMOS

- In condizioni stazionarie non c'è mai un cammino diretto tra V_{DD} e massa:
  - Con V_{IN} = 0 l'uscita è connessa solo a V_{DD} tramite il PU e il valore logico di uscita "1".
  - Con V_{IN} = V_{DD} l'uscita è connessa solo a massa tramite il PD e il valore logico di uscita è "0"
- Resistenza di ingresso idealmente infinita (gate dei MOS)
- Vale la proprietà rigenerativa.
- La soglia logica V_M dipende solo dal rapporto Z_p/Z_n:
- Il tempo di propagazione intrinseco dipende solo da Z_p/Z_n.
- Il consumo di potenza è dominato dal contributo dinamico



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 2

Dall'invertitore alla generica porta logica

Caratteristiche dell'invertitore

Il punto di partenza per la nostra analisi è l'invertitore CMOS. Le proprietà più importanti dell'invertitore sono:

- In condizioni stazionarie, *uno e uno solo dei MOS è sempre acceso*: con V_{IN} = 0 l'uscita è connessa solo a V_{DD} tramite il PMOS (pull-up) e il valore logico di uscita è "1"; con V_{IN} = V_{DD} l'uscita è connessa solo a massa tramite l'NMOS (pull-down) e il valore logico di uscita è "0". . Quindi, non c'è mai un cammino diretto tra V_{DD} e massa.
- La *resistenza di ingresso è idealmente infinita* poiché l'ingresso è connesso solo ai gate dei MOS. Di conseguenza quando un invertitore pilota alla sua uscita un secondo invertitore, in condizioni stazionarie, l'uscita del primo invertitore non eroga corrente.
- Vale la *proprietà rigenerativa*, cioè in presenza di un disturbo (entro i limiti di tolleranza della porta), l'uscita dell'invertitore tende a rigenerare il segnale, attenuando l'ampiezza del rumore.
- La soglia logica *V_M dipende solo dal rapporto Z_p/Z_n*
- Il tempo di propagazione *t_{p0} intrinseco dipende solo da Z_p/Z_n*.
- Il *consumo di potenza è dominato dal contributo dinamico*, cioè quello dovuto alla corrente di carica e scarica delle capacità.

L'obiettivo è realizzare una funzione logica arbitraria mediante una porta logica che conservi queste proprietà.



Struttura di una porta logica statica complementare

Per realizzare una porta logica a N ingressi, generalizziamo la struttura dell'invertitore con lo schema a blocchi a destra. Il circuito è formato da due reti di transistor opportunatamente connessi tra loro. Ciascuna rete riceve gli N ingressi.

La rete superiore, è collegata tra l'uscita e l'alimentazione. Se accesa, il potenziale di uscita V_{OUT} sale al valore alto. Questa rete svolge lo stesso ruolo del PMOS dell'invertitore e, perciò, è detta rete di **pull-up** (*pull-up network*, **PUN**).

La rete inferiore, è collegata tra l'uscita e la massa. Se accesa, il potenziale di uscita V_{OUT} scende al valore basso. Questa rete svolge lo stesso ruolo dell'NMOS dell'invertitore e, perciò, è detta rete di **pull-down** (*pull-down network*, **PDN**).

Per garantire che la porta sia complementare è necessario che le topologie di PUN e PDN siano tali che per qualunque configurazione degli ingressi A, B, C, … il nodo di uscita (F) deve essere connesso o a massa o a V_{DD}, ma mai ad entrambi i potenziali.
Ciò significa che per una data configurazione degli N ingressi *uno e uno solo* tra PUN e PDN deve essere acceso. Infatti, se il PUN e il PDN sono entrambi spenti il nodo di uscita risulterebbe sconnesso da entrambi i potenziali (condizione che viene chiamata di "*alta impedenza*") e la sua tensione assumerebbe un valore indeterminato. Se, al contrario sia il PUN sia il PDN fossero accesi, il nodo di uscita assumerebbe un potenziale intermedio tra 0V e V_{DD}, dando luogo ad un valore logico indeterminato.

Vediamo nel seguito i criteri di progettazione per garantire queste proprietà.

INTERRUTTORI E RETI DUALI



Connessione in serie di MOS

a) Serie di NMOS

Consideriamo due NMOS in serie i cui gate sono pilotati dai segnali digitali A e B. Ciascun MOS si accende se il corrispondente segnale che lo pilota è al valore logico alto.
La serie dei due MOS (interruttori) è attiva se e solo se A=B=1, cioè se la funzione logica F=A·B è vera.
Possiamo concludere che la serie di due NMOS pilotati da A e B equivale ad un unico MOS pilotato dal segnale A·B. In altre parole la serie di due NMOS realizza la funzione logica AND

b) Serie di PMOS

Consideriamo due PMOS in serie i cui gate sono pilotati dai segnali digitali A e B. Ciascun MOS si accende se il corrispondente segnale che lo pilota è al valore logico basso.
La serie dei due MOS (interruttori) è attiva se e solo se A=B=0, cioè se la funzione logica F=A+B è falsa.
Possiamo concludere che la serie di due PMOS pilotati da A e B equivale ad un unico MOS pilotato dal segnale A+B. In altre parole la serie di due PMOS realizza la funzione logica OR.



3) Parallelo di MOSFET

a) Parallelo di NMOS

Consideriamo due NMOS in parallelo i cui gate sono pilotati dai segnali digitali A e B. Ciascun MOS si accende se il corrispondente segnale che lo pilota è al valore logico alto.
Il parallelo dei due MOS è attiva se almeno uno dei due segnali è alto, cioè se è vera la funzione logica F=A+B.
Possiamo concludere che il parallelo di due NMOS pilotati da A e B equivale ad un unico MOS pilotato dal segnale A+B. In altre parole il parallelo di due NMOS realizza la funzione logica OR

b) Parallelo di PMOS

Consideriamo due PMOS in parallelo i cui gate sono pilotati dai segnali digitali A e B. Ciascun MOS si accende se il corrispondente segnale che lo pilota è al valore logico basso.
Il parallelo dei due MOS è attivo se almeno uno dei due segnali è basso, cioè se la funzione logica F=A·B è falsa.
Possiamo concludere che il parallelo di due PMOS pilotati da A e B equivale ad un unico PMOS pilotato dal segnale A·B. In altre parole la serie di due PMOS realizza la funzione logica AND.



Reti arbitrarie di NMOS o di PMOS

Consideriamo una rete di MOS in cui ciascun MOS è pilotato da un segnale logico (A, B, C, …). Usando il concetto dell'interruttore equivalente alla serie e al parallelo è sempre possibile ricondurre la rete a un unico MOS pilottato da un segnale logico che è funzione degli ingressi A,B,C,…

Ad esempio se prendiamo in considerazione la rete di tre NMOS M_1, M_2 e M_3 pilotati da A, B e C rispettivamente, è facile vedere che il parallelo di M_2 e M_3 equivale al MOS $M_{2\text{-}3}$ pilotato dal segnale logico B+C. La serie di M_1 e $M_{2\text{-}3}$ equivale al MOS M_{EQ} pilotato dal segnale A·(B+C)

In modo analogo, la rete di PMOS M_1, M_2, M_3 pilotati rispettivamente da A, B, C equivale al parallelo tra M_3 e il PMOS equivalente $M_{1\text{-}2}$ pilotato da A+B. Il nuovo circuito equivale a un unico PMOS pilotato da (A+B)·C

Interruttore duale o complementare

- Due interruttori pilotati dallo stesso segnale sono **duali o complementari** se fissato un qualunque valore del segnale **uno e uno solo dei due** è acceso
- **NMOS e PMOS sono interruttori duali**:
  - Un NMOS al cui gate è applicato il segnale A è un interruttore:
    - Aperto se A = 0
    - Chiuso se A = 1
  - Un PMOS al cui gate è applicato il segnale A è un interruttore:
    - Aperto se A = 1
    - Chiuso se A = 0

		
$A = 0$		
$A = 1$		

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 8

Interruttore duale o complementare

Definizione: *dati due interruttori pilotati dallo stesso segnale A, essi si dicono duali o complementari se per ciascun valore logico di A uno e solo uno dei due è acceso.*

Consideriamo un NMOS e un PMOS pilotati dallo stesso segnale A:
- Se A = 0, il PMOS è acceso e l'NMOS è spento
- Se A = 1, il PMOS è spento e l'NMOS è acceso

Concludiamo che NMOS e PMOS sono interruttori duali o complementari.

Questa proprietà è alla base del funzionamento dell'invertitore CMOS. Infatti il pull-down di un invertitore è costituito da un solo NMOS che collega l'uscita a massa ("0") e il pull-up di un invertitore è realizzato da un solo PMOS che collega l'uscita all'alimentazione ("1").
Per un dato valore di ingresso uno e uno solo dei due interruttori è acceso. Quindi l'uscita è collegata sempre o alla massa o all'alimentazione, ma mai a entrambi i potenziali.



Reti duali o complementari

Estendiamo questo ragionamento a una porta logica a N ingressi in cui i MOS sono collegati in serie e/o in parallelo formando reti più o meno complesse.

***Definizione**: date due reti di N MOS ciascuna, pilotate dai medesimi N segnali digitali (uno per ciascun MOS), esse si dicono duali o complementari se per ciascuna delle possibili configurazioni degli N ingressi una e una sola rete è accesa.*

Poiché una qualunque rete di NMOS o di PMOS può essere rappresentata dal suo interruttore equivalente, la definizione appena data equivale a dire che due reti di MOS con gli stessi ingressi sono duali se i loro interruttori equivalenti sono duali.

Il pull-up e il pull-down dell'invertitore rientrano in questa definizione, infatti:

- esse sono reti costituite ciascuna da un MOS. L'interruttore duale di un NMOS o di un PMOS è sé stesso.
- entrambe sono pilotate dallo stesso segnale di ingresso
- NMOS e PMOS sono interruttori duali.



Reti di interruttori duali

La serie di due NMOS pilotati dagli ingressi A e B e il parallelo di due PMOS pilotati dagli stessi ingressi A e B sono reti duali.

Dimostrazione:
Abbiamo visto che

- la serie di due NMOS pilotati da A e B equivale a un unico NMOS pilotato dal segnale X = A·B, poiché la rete serie è accesa se vale la condizione A = 1 e B = 1. In tutti gli altri casi la rete è spenta.
- Il parallelo di due PMOS pilotati da A e B equivale a un unico PMOS pilotato dal segnale X = A·B, poiché il parallelo è attivo se almeno uno dei due segnali è 0, cioè se A·B = 0

Poiché un NMOS pilotato da X è duale di un PMOS pilotato da X, allora le due reti originali sono duali.

Il ragionamento può essere esteso alla serie di 3 o più NMOS e al parallelo di 3 o più PMOS.



La serie di due PMOS pilotati dagli ingressi A e B e il parallelo di due NMOS pilotati dagli stessi ingressi A e B sono reti duali.

Dimostrazione:

Abbiamo visto che

- Il parallelo di due NMOS pilotati da A e B equivale a un unico NMOS pilotato dal segnale X = A+B, poiché la rete serie è accesa se vale la condizione A = 1 o B = 1. Solo se A = 0 e B = 0 la rete è spenta.
- La serie di due PMOS pilotati da A e B equivale a un unico PMOS pilotato dal segnale X = A+B, poiché la serie è attiva solo se A = 0 e B = 0 (entrambi accesi), cioè se X = A+B = 0

Poiché un NMOS pilotato da X è duale di un PMOS pilotato da X, allora le due reti originali sono duali.

Il ragionamento può essere esteso al parallelo di 3 o più NMOS e alla serie di 3 o più PMOS.

Esempio: troviamo la rete duale

- Data una rete di NMOS, per trovare la rete duale (di PMOS) è sufficiente sostituire:
  - le connessioni di NMOS in serie con PMOS in parallelo
  - le connessioni di NMOS in parallelo con PMOS in serie



Accesa se vale la condizione:

$A \cdot (B + C)$

Accesa se vale la condizione:

$\overline{A} + \overline{B} \cdot \overline{C} = \overline{A} + \overline{B + C} = \overline{A \cdot (B + C)}$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 12

Esempio: come trovare la rete duale

Il ragionamento appena fatto può essere esteso gerarchicamente a reti di più MOS.
Consideriamo l'esempio in figura. La rete di NMOS è costituita dalla serie di due sottoreti in serie:

- M_1 (pilotato da A)
- il parallelo di M_2 e M_3 (pilotati da B e C)

La rete duale di PMOS è costituita dal parallelo delle sottoreti duali, cioè:

- Il duale di M_1 che è un solo PMOS pilotato dallo stesso segnale A
- La serie di due PMOS pilotati da B e C (duale del parallelo M_2M_3)

L'esempio mostra la tecnica per ottenere la rete duale a partire dalla rete di NMOS o viceversa da quella di PMOS:

Data una rete di MOS per ottenere la rete duale è sufficiente:

- *Sostituire la serie di NMOS o reti di NMOS con il parallelo di PMOS o reti di PMOS e viceversa*
- *Sostituire il parallelo di NMOS o reti di NMOS con la serie di PMOS o reti di PMOS e viceversa.*

IMPLEMENTAZIONE DI PORTE LOGICHE ELEMENTARI



Strategia di implementazione

Per estendere il concetto dell'invertitore è necessario che:

1. La rete di pull-down che collega l'uscita a massa sia fatta da NMOS, che trasmettono correttamente 0; e la rete di pull-up che collega l'uscita a V_{DD} sia fatta da PMOS, che trasmettono bene 1.
2. Detta F la funzione logica di N ingressi A,B,C,… che vogliamo realizzare una e una sola tra PDN e PUN deve essere attiva, in modo tale che l'uscita sia connessa sempre o a massa o a V_{DD} ma mai a entrambi i potenziali.
3. Detta X il negato di F ($X = \overline{F}$), per ogni combinazione degli ingressi tale che F(A,B,C,…) = 0 (cioè X=1) la rete di pull-down deve essere accesa e la rete di pull-up deve essere OFF. La rete di pull-down è quindi una rete di NMOS il cui interruttore equivalente è un NMOS pilotato dal segnale $X = \overline{F}$.
4. Per ogni combinazione degli ingressi tale che F(A,B,C,…) = 1 (cioè X=0). La rete di pull-up deve essere accesa e la rete di pull-down deve essere spenta. Il pull-up deve essere una rete di PMOS il cui interruttore equivalente è un PMOS pilotato da X.

Una conseguenza diretta di questo ragionamento è che una funzione logica a N ingressi:

- deve avere N NMOS nel pull-down e N PMOS nel pull-up connessi in modo da rendere duali le reti.
- ciascun ingresso pilota un NMOS del pull-down e un PMOS del pull-up.
- *se due ingressi pilotano due o più NMOS in serie al pull-down, essi devono pilotare altrettanti PMOS in parallelo al pull-up* e viceversa *se due ingressi pilotano due o più NMOS in parallelo al pull-down, essi devono pilotare altrettanti PMOS in serie al pull-up*



Esempio: porta logica NAND

La funzione elementare NAND è:

$$F = \overline{A \cdot B}$$

e si annulla se e solo se A = B = 1.
Grazie alle osservazioni fatte poco fa, la rete di PDN deve implementare la funzione $\overline{F} = A \cdot B$
Che viene implementata a sua volta dalla serie di due NMOS, uno pilotato da A e l'altro da B.

Una volta noto il PDN, il PUN si implementa mediante la rete duale. Ricordiamo che la rete duale si costruisce scambiando:

- Le serie di MOS con i paralleli di MOS e viceversa.
- Gli NMOS con i PMOS e viceversa.

Il PUN è fatto quindi da due PMOS connessi in parallelo.



Esempio: porta logica NOR

La funzione elementare NAND è:

$$F = \overline{A + B}$$

e va alta se e solo se A = B = 0.
La rete di PDN implementa la funzione $\overline{F} = A + B$.
Che viene costruita dal parallelo di due NMOS, uno pilotato da A e l'altro da B.

Il PUN è fatto quindi da due PMOS connessi in serie.



Esempio: implementazione di una funzione logica arbitraria

Vogliamo realizzare la funzione logica:

$$F = \overline{A \cdot B + C \cdot (D + E)}$$

F ha cinque ingressi, quindi abbiamo bisogno di 10 MOSFET (5 NMOS nel PDN e 5 PMOS nel PUN). Per realizzare il PDN teniamo presente che si accende quando F=0, cioè quando è vera la funzione

$$X = \bar{F} = A \cdot B + C \cdot (D + E)$$

La funzione X ha due termini: A·B e C·(D+E) e sono messi in OR l'uno all'altro.
Il PDN quindi ha due reti di NMOS in parallelo l'una all'altra.
La prima rete deve realizzare la funzione A·B ed è costituita dalla serie di due NMOS.
La seconda rete deve realizzare la funzione C·(D+E) ed è costituita a sua volta dalla serie di due reti:

- Una realizza la funzione C ed è banalmente un semplice NMOS pilotato da C
- L'altra deve realizzare D+E, ed è fatta dal parallelo di due NMOS.

Fatto il PDN, procediamo con il PUN:
Le due reti principali A·B e C·(D+E) diventano due reti di PMOS in serie l'una all'altra nel PUN.
La rete A·B è costituita da due PMOS in parallelo
La rete C·(D+E) è costituita a sua volta dal parallelo delle due reti C e (D+E):

- C è un PMOS singolo
- D+E è la serie di due PMOS.



Limiti alle funzioni implementabili

ATTENZIONE: la necessità di realizzare le reti di pull-down e di pull-up duali, pone alcuni limiti al tipo di funzioni che si possono realizzare con un singolo stadio logico.
Il limite sta nel fatto che la struttura di una porta logica complementare è intrinsecamente invertente rispetto alle commutazioni degli ingressi.

Funzioni logiche invertente e non invertente

Una funzione F di N variabili X_1, X_2, …, X_N è detta **non invertente** se, facendo variare un qualunque ingresso X_i da "0" a "1" e fissando gli altri N-1 ingressi ad un valore qualsiasi, $F(X_i)$ rimane costante o esegue una commutazione uguale a quella dell'ingresso ("0"→"1").
In altre parole la funzione $F(X_i)$ può essere una delle seguenti:

$$F(X_i) = 0 \quad F(X_i) = 1 \quad F(X_i) = X_i$$

Una funzione F di N variabili X_1, X_2, …, X_N è detta **invertente** se, facendo variare un qualunque ingresso X_i da "0" a "1" e fissando gli altri N-1 ingressi ad un valore qualsiasi, $F(X_i)$ rimane costante o esegue una commutazione opposta a quella dell'ingresso ("1"→"0")
In altre parole la funzione $F(X_i)$ può essere una delle seguenti:

$$F(X_i) = 0 \quad F(X_i) = 1 \quad F(X_i) = \overline{X_i}$$

Attenzione: non tutte le funzioni rientrano in una di queste due categorie. Infatti esistono funzioni che non sono né invertenti, né non invertenti.



Esempi: funzioni logiche elementari

La funzione AND F = A ·B è non invertente
Fissato B = 0, F = A·0 = 0; fissato B = 1, F = A·1 = A

La funzione OR F = A + B è non invertente
Fissato B = 0, F = A+0 = A; fissato B = 1, F = A+1 = 1

La funzione XOR F = A ⊕B non è né invertente nè non invertente
Fissato B = 0, F = A ⊕ 0 = A; fissato B = 1, F = A ⊕ 1 = $\overline{A}$
Quindi esiste un caso in cui la commutazione è uguale ad A e uno in cui è opposta.

La funzione logica NAND $F = \overline{A \cdot B}$ *è invertente*
Fissato B = 0, $F = \overline{A \cdot 0} = 1$; fissato B = 1, $F = \overline{A \cdot 1} = \overline{A}$

La funzione logica NOR $F = \overline{A + B}$ *è invertente*
Fissato B = 0, $F = \overline{A + 0} = A$; fissato B = 1, $F = \overline{A + 1} = 0$

La funzione XNOR $F = \overline{A \oplus B}$ *non è né invertente nè non invertente*
Fissato B = 0, $F = \overline{A \oplus 0} = \overline{A}$; fissato B = 1, $F = \overline{A \oplus 1} = A$
Quindi esiste un caso in cui la commutazione è uguale ad A e uno in cui è opposta.



Proprietà invertente delle porte logiche complementari

Una conseguenza importante della topologia delle porte logiche complementari è che con un singolo stadio **è possibile realizzare solo funzioni logiche invertenti**.
Per dimostrare questa affermazione è sufficiente osservare che se in una porta a N ingressi, facciamo commutare un solo ingresso X da 0 a 1, mantenendo tutti gli altri costanti, nel PDN di accende un NMOS e nel PUN si spegne un PMOS.

- Se il PDN era acceso (PUN spento) prima cella commutazione di X, allora l'accensione di un ulteriore NMOS non può spegnerlo. L'uscita rimane sicuramente a 0.
- Se il PDN era spento prima della commutazione, l'uscita si era a 1. L'accensione di un NMOS può o lasciare inalterato lo stato del PDN o accenderlo. Nel primo caso l'uscita rimane costante a 1; nel secondo caso passa da 1 a 0 eseguendo la commutazione opposta di X.

Viceversa se X va da 1 a 0, si accende un PMOS nel PUN e si spegne un NMOS del PDN. Quindi:

- Se il PUN era già acceso (PDN spento) prima cella commutazione di X, allora l'accensione di un ulteriore PMOS non può spegnerlo. L'uscita rimane sicuramente a 1.
- Se il PUN era spento prima della commutazione, l'uscita si era a 0. Quindi l'accensione di un PMOS può o lasciare inalterato lo stato del PUN o accenderlo. Nel primo caso l'uscita rimane costante a 0; nel secondo caso passa da 0 a 1 eseguendo la commutazione opposta di X.



Implementazione di porte logiche non invertenti: porta AND

Per realizzare porte logiche non invertenti è necessario ricorrere a due stadi. Ad esempio una porta AND può essere realizzata dalla cascata di una porta NAND e di una NOT.
Un modo alternativo è ricorrere al teorema di De Morgan e riscrivere la funzione AND nel modo seguente:

$$F = A \cdot B = \overline{\overline{A} + \overline{B}}$$

È possibile quindi usare due porte NOT per implementare i negati di A e B e poi usare una porta NOR.



Implementazione di porte logiche non invertenti: porta OR

Una porta OR può essere realizzata dalla cascata di una porta NOR e di una NOT.
Un modo alternativo è ricorrere al teorema di De Morgan e riscrivere la funzione OR nel modo seguente:

$$F = A + B = \overline{\overline{A} \cdot \overline{B}}$$

È possibile quindi usare due porte NOT per implementare i negati di A e B e poi usare una porta NAND.

CARATTERISTICHE STATICHE: TENSIONE DI SOGLI LOGICA



Caratteristica di trasferimento statica

Le caratteristiche statiche sono simili a quelle di un invertitore, con la complicazione che, avendo più ingressi, è necessario definire una VTC per ogni possibile commutazione degli ingressi.
Ad esempio, anche nel caso molto semplice di una porta NAND a due ingressi A e B, possiamo distinguere tre casi in cui l'uscita commuta al commutare di almeno uno degli ingressi:

1. B = 1, A = 0→1
2. A = 1, B = 0→1
3. A = B = 0→1

In ciascuno di questi tre casi si avrà una caratteristica all'uscita simile a quella di un invertitore, cioè con una regione di alto guadagno centrale e due regioni laterali a basso guadagno.
Abbiamo volutamente trascurato i casi in cui A o B fossero costanti a 0, poiché l'uscita sarebbe sempre a 1 e non c'è nessuna commutazione.

Un possibile approccio è quello di sostituire PDN e PUN con un NMOS e un PMOS equivalenti in condizione di soglia logica, ovvero quando l'ingresso (o gli ingressi che commutano) sono cortocircuitati con l'uscita.



Reti di MOSFET

Sotto certe ipotesi (spesso verificate almeno in prima approssimazione) è possibile semplificare i conti sostituendo alla rete di MOSFET un unico MOSFET con un fattore di forma equivalente calcolato in modo opportuno.

Serie di MOSFET:

1° caso. Dati 2 MOSFET connessi in serie con fattori di forma Z_1 e Z_2. Se entrambi i MOSFET hanno la stessa tensione di soglia e tutti i gate allo stesso potenziale allora la serie dei due MOSFET equivale ad un unico MOSFET con fattore di forma:

$$\frac{1}{Z_{eq}} = \frac{1}{Z_1} + \frac{1}{Z_2}$$

La formula può essere intuitivamente dedotta considerando il MOS come una resistenza inversamente proporzionale al fattore di forma (in modo analogo alla resistenza equivalente):

$$R_1 = \frac{R_0}{Z_1} \quad R_2 = \frac{R_0}{Z_2}$$

La resistenza equivalente alla serie dei due MOSFET è:

$$R_{eq} = R_1 + R_2 = \frac{R_0}{Z_1} + \frac{R_0}{Z_2} = R_0\left(\frac{1}{Z_1} + \frac{1}{Z_2}\right) = \frac{R_0}{Z_{eq}}$$

2° Caso. Siano dati due MOS connessi in serie con tensioni di gate diverse (ad esempio V_{DD} e $V_M<V_{DD}$ in figura). È intuibile che il MOSFET con tensione di gate inferiore ("meno" acceso) limita la corrente. È possibile dimostrare (vedi approfondimenti alla fine del documento) che la serie si comporta come un unico MOS equivalente con fattore di forma circa uguale a quello del MOS il cui gate è mantenuto al potenziale più basso (cioè quello che limita la corrente).

Esempi

Calcolare lo Z equivalente delle seguenti reti di NMOS. Lo Z_n di ciascun NMOS è riportato a fianco del transistor



$Z_{EQ} = 4$



$Z_{EQ} = 3.5$



$Z_{EQ} = 2$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 26

Parallelo di MOSFET

Dati 2 MOSFET connessi in serie con fattori di forma Z_1 e Z_2. Se i MOSFET hanno la stessa tensione di soglia e tutti i gate allo stesso potenziale allora il parallelo dei 2 MOSFET equivale ad un unico MOSFET con fattore di forma:

$$Z_{eq} = Z_1 + Z_2$$

Procedendo con lo stesso ragionamento intuitivo usato per la serie:

$$\frac{1}{R_{eq}} = \frac{1}{R_1} + \frac{1}{R_2} = \frac{Z_1}{R_0} + \frac{Z_2}{R_0} = \frac{Z_1 + Z_2}{R_0} = \frac{Z_{eq}}{R_0}$$

Reti di MOSFET arbitrarie

Data una rete arbitraria di MOSFET con la stessa tensione di soglia e con tutti i gate mantenuti alla stessa tensione è possibile trovare il fattore di forma equivalente semplificando opportunamente le serie e i paralleli di MOSFET nel modo che è stato appena illustrato.

TEMPI DI RITARDO



Capacità di ingresso e uscita

Consideriamo come esempio una porta logica NAND a tre ingressi. Le considerazioni che faremo saranno facilmente estendibili a qualunque altra porta logica complementare.
La porta logica ha tre nodi. Uno è il nodo di uscita cioè quello che connette il PDN, il PUN e la capacità di carico esterna C_L. Due nodi (N1 e N2) a cui sono collegate solo le capacità parassite dei MOSFET della porta. Questi nodi sono detti *nodi interni*.
Poiché ai fini del calcolo del tempo di ritardo le capacità dei PMOS connesse a V_{DD} si comportano come dei condensatori connessi a massa, nel circuito disegniamo i vari contributi capacitivi riferiti a massa. In verde sono disegnate tutte le capacità dei gate dei MOSFET che fanno capo a uno dei tre ingressi (A, B, C). In rosso sono disegnate le capacità dei source e dai drain dei MOSFET collegati al nodo di uscita (F) e in blu quelle dei drain e dei source collegati ai nodi interni (N1, N2).
Estendendo quanto abbiamo visto con l'invertitore definiamo:

- ***Capacità di ingresso*** la somma dei contributi capacitivi connessi a ciascun degli ingressi. In questo esempio, la porta logica ha tre ingressi. Quindi definiamo tre capacità di ingresso, una per A, una per B e una per C:

  $C_{IN,A} = C_{gn,A} + C_{gp,A}$ $\quad C_{IN,B} = C_{gn,B} + C_{gp,B}$ $\quad C_{IN,C} = C_{gn,C} + C_{gp,C}$

- ***Capacità di uscita*** la somma dei contributi capacitivi dei soli MOSFET connessi al nodo di uscita. In questo esempio abbiamo:

  $$C_{OUT} = C_{dn,A} + C_{dp,A} + C_{dp,B} + C_{dp,P}$$

- ***Capacità di carico esterna*** la somma dei contributi capacitivi di tutti i contributi esterni (cioè non appartenenti ai MOSFET della porta). In questo esempio è rappresentata dal condensatore C_L.



Analisi dinamica di una porta logica: modello RC

Per prima cosa costruiamo il modello RC della porta logica (circuito di destra). Nel modello indichiamo i sei interruttori e le sei resistenze di ciascun MOS (3 NMOS + 3 PMOS). Inoltre indichiamo la capacità di uscita C_{OUT} della porta logica (somma di tutti e soli i contributi derivanti dai MOSFET collegati direttamente al nodo di uscita), la capacità esterna di carico C_L e le capacità dei nodi interni N1 e N2 (somma dei contributi capacitivi connessi al rispettivo nodo). La capacità totale del nodo F è la somma di C_L e C_{OUT} e la indichiamo con C_F.

Per una porta logica arbitraria è possibile definire il tempo di ritardo LH, HL e medio in modo analogo a come fatto per l'invertitore.
Come abbiamo fatto per l'invertitore, nell'analizzare le caratteristiche dinamiche assumiamo che gli ingressi communito istantaneamente, in modo che il PDN e il PUN non possono essere mai accesi contemporaneamente. Inoltre assumiamo che tutti i PMOS abbiano resistenza R_p e tutti gli NMOS abbiano resistenza R_n



Commutazione basso-alto (L→H)

Per ora trascuriamo tutte le capacità parassite dei nodi interni. Supponiamo inizialmente A = B = C = 1. L'uscita si trova al livello logico basso.
Supponiamo ora che l'ingresso A commuti istantaneamente da 1 a 0. In seguito alla commutazione: il PDN diventa un aperto, poiché presenta tre NMOS in serie; il PUN si accende poiché i tre PMOS sono in parallelo ed è sufficiente che almeno un PMOS sia acceso per abilitare il PUN. Il PMOS carica la capacità C_F del nodo di uscita (F) tramite la sua resistenza equivalente R_p. Il tempo di propagazione è:

$$t_{pLH} = 0.69 \cdot R_p \cdot C_F$$

Lo stesso risultato si raggiunge se commuta l'ingresso B o C invece di A.
Supponiamo ora che i tre ingressi commutino istantaneamente e contemporaneamente da 1 a 0. In questo caso tutti gli NMOS si spengono e tutti i PMOS si accendono contemporaneamente.
La resistenza equivalente del pull-up è data dalle tre resistenze R_p dei PMOS in parallelo. Il tempo di propagazione risulta:

$$t_{pLH} = 0.69 \cdot \frac{R_p}{3} C_F$$

ed è inferiore al caso precedente.

L'esempio chiarisce subito una complicazione che nasce quando esistono diverse configurazioni degli ingressi che portano alla stessa commutazione del nodo di uscita.
La resistenza equivalente del PDN o del PUN dipende in generale da quanti e quali MOSFET sono accesi. Ciò comporta una certa difficoltà nel definire un tempo di propagazione.
Per risolvere qualsiasi ambiguità, il tempo di propagazione, ove non sia data alcuna specifica sulla configurazione degli ingressi, va sottinteso sempre nel *caso peggiore*, cioè con la configurazione degli ingressi a cui corrisponde la maggiore resistenza del PUN (o del PDN).



Commutazione alto-basso (H→L)

In questo caso esiste una sola configurazione degli ingressi che provoca questa commutazione, cioè quando tutti gli ingressi sono 1. In prima approssimazione è possibile usare lo stesso ragionamento fatto per l'invertitore sostituendo a R_n la resistenza equivalente del PDN ($3R_n$ in questo caso):

$$t_{pHL} = 0.69 \cdot 3R_nC_F$$

Effetto dei nodi interni

Nella porta NAND a 3 ingressi che stiamo esaminando il PDN è costituito dalla serie di tre transistor ed esistono due nodi interni al PDN che hanno capacità C_1 e C_2 dovute alle capacità parassite dei source e dei drain di M_{nA}, M_{nB} e M_{nC}.
In questo caso particolare:

$$C_1 = C_{dn} + C_{sn}$$
$$C_2 = C_{dn} + C_{sn}$$

Quando il nodo di uscita viene scaricato, anche C_1 e C_2 devono essere scaricati verso massa. I MOS del PDN devono quindi fornire anche la corrente di scarica di queste capacità.

Intuitivamente, è facile vedere che il MOS M_{nC} deve condurre solo la corrente di scarica della capacità $C_F = C_{OUT}+C_L$. Invece, il MOS M_{nB} deve portare anche la corrente di scarica di C_2 oltre che quella di C_F. Infine M_{nA} deve portare la corrente di scarica di tutte le capacità: C_1, C_2, C_F.

Un modo alternativo di vedere il processo di scarica è il seguente.
La capacità C_1 viene scaricata solo da M_{nA}, cioè una resistenza R_n.
La capacità C_2 viene scaricata dalla serie di M_{nA} e M_{nB}, cioè da una resistenza $2R_n$.
La capacità C_F viene scaricata dalla serie M_{nA}, M_{nB} e M_{nC}, cioè da una resistenza $3R_n$.



Modello di Elmore

Una relazione approssimata che fornisce il tempo necessario a scaricare un circuito come quello in esame è dato dal modello di Elmore.

Consideriamo un circuito RC come quello in figura, in cui ci nono N resistenze in serie di valore R_1, R_2, R_3, …, R_N. Siano C_1, C_2, C_3, …, C_{N-1} le capacità dei nodi interni della rete resistiva e C_N la capacità dell'ultimo nodo all'estremità destra.

Il modello di Elmore afferma che *la costante di tempo con il quale avviene la scarica è data dalla somma di tutte le capacità C_i, ciascuna moltiplicata per la resistenza che la sta scaricando o caricando*. Il tempo di ritardo risulta, quindi:

$$t_p = 0.69 \cdot \sum_{i=1}^{N} \left(C_i \cdot \sum_{j=1}^{i} R_j \right)$$

Se $R_1 = R_2 = R_3 = \ldots = R_N = R$, possiamo scrivere il tempo di ritardo in questo modo:

$$t_p = 0.69 \cdot R \cdot [C_1 + 2C_2 + 3C_3 + \cdots + NC_N]$$

Consideriamo, ad esempio, N = 3. Il tempo di ritardo è:

$$t_p = 0.69 \cdot [R_1 C_1 + (R_1 + R_2)C_1 + (R_1 + R_2 + R_3)C_3]$$
$$= 0.69 R_1 C_1 + 0.69(R_1 + R_2)C_1 + 0.69(R_1 + R_2 + R_3)C_3$$

Partendo dal presupposto che il tempo di ritardo introdotto da una capacità C attraverso una resistenza R è 0.69RC, intuitivamente possiamo pensare che le capacità si carichino/scarichino in sequenza: per prima si carica/scarica C_1 (la più vicina all'ingresso), con un tempo di ritardo $t_{p1}=0.69R_1C_1$, successivamente si carica/scarica C_2 attraverso la serie R_1+R_2. Il tempo di ritardo è dunque $t_{p2}=0.69(R_1+R_2)C_2$. Una volta caricata/scaricata C_2 è la volta di C_3 (attraverso la serie $R_1+R_2+R_3$) con ritardo $t_{p3}=0.69(R_1+R_2+R_3)C_3$. Il tempo complessivo è la somma dei tempi di ritardo:

$$t_p = t_{p1} + t_{p2} + t_{p3}$$



Applichiamo la formula di Elmore alla porta NAND a tre ingressi:

$$t_{pHL} = 0.69R_n(C_1 + 2C_2 + 3C_{out} + 3C_L) = 0.69R_n(C_1 + 2C_2 + 3C_{out}) + 0.69 \cdot 3R_nC_L$$

Il secondo termine è il tempo di propagazione ideale che abbiamo ottenuto trascurando le capacità parassite. Il primo termine è il contributo delle capacità parassite, e non dipende dal carico in uscita.

Possiamo riscrivere il tempo di propagazione come:

$$t_{pHL} = t_{pHL0} + 0.69 \cdot 3R_nC_L$$

dove abbiamo definito il tempo di propagazione intrinseco:

$$t_{pHL0} = 0.69R_n(C_1 + 2C_2 + 3C_{out})$$

A sua volta il tempo di propagazione intrinseco può essere espresso dalla somma:

$$t_{pHL0} = 0.69 \cdot R_n \cdot (C_1 + 2C_2) + 0.69 \cdot 3R_nC_{out}$$

Il secondo termine nella somma rappresenta il tempo di ritardo calcolato senza tener conto dei nodi interni ed è dipende dal prodotto tra la capacità di uscita e la resistenza equivalente del pull-down. Esso è del tutto analogo a un invertitore in cui la resistenza di uscita è sostituita da $3R_n$.

Il primo termine è indipendente dalla capacità di uscita e indica il tempo addizionale necessario alla scarica dei nodi interni.



Tempo di propagazione medio

Come abbiamo fatto per l'invertitore, analizziamo il tempo di propagazione medio in funzione del carico esterno.

Commutazione L→H:

$$t_{pLH} = 0.69 \cdot R_p \cdot (C_{OUT} + C_L) = 0.69 \cdot R_pC_{OUT} + 0.69 \cdot R_pC_L = t_{pLH} + 0.69 \cdot R_pC_L$$

Nello scrivere questa espressione abbiamo tenuto conto che il tempo di propagazione DEVE essere calcolato nel caso peggiore, cioè quando la resistenza del pull-up è massima. Ciò accade se uno solo dei MOS è acceso.

Definiamo resistenza di pull-up R_{PU} il valore massimo della resistenza equivalente della rete di PMOS del pull-up. In questo caso $R_{PU} = R_p$.

Il tempo di propagazione è:

$$t_{pLH} = t_{pLH0} + 0.69 \cdot R_{PU} \cdot C_L$$

Commutazione H→L:

$$t_{pHL} = 0.69R_n(C_1 + 2C_2 + 3C_{OUT}) + 0.69 \cdot 3R_nC_L = t_{pHL0} + 0.69 \cdot 3R_nC_L$$

Come nel caso precedente definiamo la resistenza di pull-down R_{PD} il valore massimo della resistenza equivalente della rete di NMOS del pull-down. In questo caso $R_{PD} = 3R_n$.

Il tempo di propagazione è:

$$t_{pHL} = t_{pHL0} + 0.69 \cdot R_{PD} \cdot C_L$$

Tempo di propagazione (medio)

$$t_p = \frac{t_{pHL} + t_{pLH}}{2} = 0.69\frac{R_n(C_1 + 2C_2 + 3C_{OUT}) + R_pC_{OUT} + 3R_nC_L + R_pC_L}{2} =$$

$$t_p = 0.69\frac{R_n(C_1 + 2C_2 + 3C_{OUT}) + R_pC_{OUT}}{2} + 0.69\frac{R_{PD} + R_{PU}}{2}C_L = t_{p0} + 0.69 \cdot R_{OUT} \cdot C_L$$

Tempo di propagazione e numero di ingressi

Passiamo da 3 a N ingressi

Capacità di uscita: $C_{OUT} = C_{dn} + N \cdot C_{dp}$

Commutazione LH: $t_{pLH} = 0.69R_p(C_{OUT} + C_L) = 0.69R_pC_{OUT} + 0.69R_pC_L$

Commutazione HL: $t_{pHL} = 0.69R_n[C_1 + 2C_2 + \cdots + (N-1)C_{N-1} + NC_{OUT}] + 0.69NR_nC_L$

Resistenza del pull-up (R_{PU})

Resistenza del pull-down (R_{PD})

Tempo di propagazione (medio):

$$t_p = 0.69\frac{R_n[C_1 + 2C_2 + \cdots + (N-1)C_{N-1} + NC_{OUT}] + R_pC_{OUT}}{2} + 0.69\frac{NR_n + R_p}{2}C_L$$

$C_{OUT} = C_{dn} + N \cdot C_{dp}$

$N \cdot C_{OUT}$ dipende da N^2!!!

Carico esterno

IMPORTANTE: Il tempo di propagazione intrinseco (t_{p0}), dipende da N^2

Il contributo del carico esterno dipende linearmente da N

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 35

Si ottiene un espressione analoga a quella dell'invertitore in cui t_{p0} è il tempo di propagazione intrinseco:

$$t_{p0} = \frac{t_{pLH0} + t_{pHL0}}{2} = 0.69\frac{R_n(C_1 + 2C_2 + 3C_{OUT}) + R_pC_{OUT}}{2}$$

e R_{out} è la resistenza di uscita della porta logica calcolata come a media tra R_{PU} e R_{PD}:

$$R_{out} = \frac{R_{PD} + R_{PU}}{2}$$

Dipendenza di t_p dal numero di ingressi

Consideriamo ora una porta NAND a N ingressi, costituita da N PMOS in parallelo nel PUN e N NMOS in serie nel PDN. Assumiamo per semplicità $C_{d0} = C_{s0}$ le capacità parassite di drain e di source per Z = 1, Z_n il fattore di forma degli NMOS (tutti uguali tra loro) e Z_p quello del PMOS (tutti uguali tra loro). La *capacità di uscita* è:

$$C_{OUT} = C_{dn} + N \cdot C_{dp}$$

Le *resistenze di pull-up e pull-down* calcolate (sempre) nel caso peggiore sono:

$$R_{PD} = N \cdot R_n \quad R_{PU} = R_p$$

Dette C_1, C_2, … C_{N-1} le *capacità di ciascun nodo interno* del PDN i tempi di ritardo LH e HL sono:

$$t_{pHL} = 0.69R_n[C_1 + 2C_2 + \cdots + (N-1)C_{N-1} + NR_n(C_{OUT} + C_L)]$$

$$t_{pLH} = 0.69R_p(C_{OUT} + C_L)$$

Sostituendo in queste due espressioni i valori di C_{OUT}, R_{PU} e R_{PD}, otteniamo:

$$t_{pHL} = 0.69R_n[C_1 + 2C_2 + \cdots (N-1)C_{N-1} + NC_{OUT}] + 0.69NR_nC_L =$$
$$= 0.69R_n\left[C_1 + 2C_2 + \cdots (N-1)C_{N-1} + N\left(C_{dn} + NC_{dp}\right)\right] + 0.69NR_nC_L = t_{pHL0} + 0.69R_{PD}C_L$$

$$t_{pLH} = 0.69R_p\left(C_{dn} + NC_{dp}\right) + 0.69R_pC_L = t_{pLH0} + 0.69R_{PU}C_L$$



Il tempo di ritardo medio vale:

$$t_p = \frac{t_{pLH} + t_{pHL0}}{2} + 0.69\frac{R_{PU} + R_{PD}}{2}C_L = t_{p0} + 0.69R_{OUT}C_L$$

Osserviamo che:

1) Il **tempo di propagazione** intrinseco è:

$$t_{p0} = \frac{t_{pLH0} + t_{pHL0}}{2} = 0.69\frac{R_nC_1 + 2R_nC_2 + \cdots (N-1)R_nC_{N-1} + NR_nC_{OUT} + R_pC_{OUT}}{2}$$

al suo interno troviamo il termine:

$$NR_nC_{OUT} + R_pC_{OUT} = (NR_n + R_p)(C_{dn} + NC_{dp})$$

Esso dipende quadraticamente dal numero di ingressi N, poiché all'aumentare di N aumenta sia il numero di NMOS in serie al pull-down sia il numero di PMOS in parallelo al pull-up (che portano C_{OUT} a dipendere linearmente da N).

2) La **resistenza di uscita** è:

$$R_{OUT} = \frac{R_p + NR_n}{2}$$

e dipende linearmente dal numero di ingressi a causa del pull-down.

3) Se ripetiamo lo stesso ragionamento per una porta NOR, otterremmo un risultato simmetrico: la resistenza di pull-down sarebbe costante ($R_{PD} = R_n$); la resistenza di pull-up dipenderebbe da N ($R_{PU} = NR_p$); la capacità di uscita sarebbe $C_{OUT} = NC_{dn} + C_{dp}$. Ciò porterebbe a un tempo di ritardo HL che dipende linearmente da N e un tempo LH che dipende da N^2. **Il tempo di propagazione medio dipende sempre da N^2 e la resistenza di uscita dipende sempre da N**. Tenendo conto che per costruzione MOS in serie al pull-down corrispondono a MOS in parallelo al pull-up e viceversa, si dimostra facilmente che il risultato è valido per qualunque funzione logica a N ingressi.



Esempio di bilanciamento

Consideriamo nuovamente la funzione:

$$F = \overline{A \cdot B + C \cdot (D + E)}$$

Vogliamo dimensionare pull-up e pull-down con la stessa resistenza di uscita. Con questo dimensionamento, se trascuriamo i nodi interni, i tempi di propagazione sono circa identici.

Resistenza di pull-up: nel caso peggiore abbiamo 3 PMOS in serie. La resistenza è:

$$R_{PU} = 3R_p = 3\frac{R_{p0}}{Z_p}$$

Resistenza di pull-down: nel caso peggiore abbiamo 2 NMOS in serie. La resistenza è:

$$R_{PD} = 2R_n = 2\frac{R_{n0}}{Z_n}$$

Uguagliando $R_{PD} = R_{PU}$ otteniamo:

$$2\frac{R_{n0}}{Z_n} = 3\frac{R_{p0}}{Z_p} \quad \rightarrow \quad Z_p = \frac{3}{2}\frac{R_{p0}}{R_{n0}}Z_n$$

Assumendo $R_{p0} = 2R_{n0}$, allora $Z_p = 3Z_n$. Un possibile dimensionamento è $Z_n = 2$ e $Z_p = 6$.

Osservazione: realizzando tutti gli NMOS con $Z_n = 2$ e tutti i PMOS con $Z_p = 6$, sicuramente otteniamo $R_{PU} = R_{PD}$. Tuttavia il PMOS pilotato da C può essere fatto anche con $Z_p = 3$. Infatti, realizzando il PMOS C con $Z_p=3$, si ha lo stesso fattore di forma equivalente alla serie di D e E. Ad esempio, con A=C=0 e B=D=E=1, il fattore di forma equivalente del pull-up sarebbe 1/(1/6+1/3) = 2. che è lo stesso che si ha con A=D=E=0 e B=C=1 (caso peggiore).

Vale la pena notare che questo non è l'unico modo per ottenere le resistenze R_{PU} e R_{PD} uguali al caso peggiore. È possibile realizzare anche $Z_p = 4$ nei PMOS A, B e C e Zp = 8 nei PMOS pilotati da D e E. In questo modo la serie D-E avrebbe un Z equivalente di 4 (come il PMOS C). Nel caso peggiore deve essere acceso solo uno tra i PMOS A e B e solo 1 tra i PMOS C e l'equivalente D-E. Si ha quindi $Z_{eq} = 4/2 = 2$.



Esempio: porta AND implementata con una NAND e una NOT in cascata

Quando mettiamo in cascata le porte logiche statiche complementari è possibile calcolare il tempo di ritardo semplicemente sommando i tempi di ritardo delle singole porte logiche.

Ad esempio nella cascata di una porta NAND e una porta NOT per realizzare la funzione logica AND, i tempi di ritardo LH e HL sono:

$$t_{pLH}^{AN} = t_{pH}^{NAND} + t_{pLH}^{NOT}$$
$$t_{pLH}^{AND} = t_{pLH}^{NAND} + t_{pHL}^{NO}$$

Attenzione: il pedice LH e HL si riferisce SEMPRE al nodo di uscita della porta logica. Ad esempio, per calcolare il tempo di ritardo LH della AND è necessario sommare il tempo di ritardo LH della NOT (il cui nodo di uscita è quello della AND) con il tempo di ritardo HL della NAND. Infatti per ottenere una commutazione LH all'uscita dell'invertitore è necessario che il suo ingresso (= uscita della NAND) esegua la commutazione opposta (HL).

Il tempo di ritardo medio è invece la somma dei due tempi di ritardo medi:

$$t_p^{AND} = \frac{t_{pLH}^{AN} + t_{pLH}^{AND}}{2} = \frac{t_{pH}^{NAND} + t_{pL}^{NO} + t_{pLH}^{NAN} + t_{pH}^{NO}}{2} = \frac{t_{pHL}^{NAND} + t_{pLH}^{NAND}}{2} + \frac{t_{pLH}^{NOT} + t_{pH}^{NOT}}{2}$$

Tempo di ritardo intrinseco

Il tempo di ritardo intrinseco della AND è definito come il tempo di ritardo senza il carico C_L ed è la somma del tempo di ritardo intrinseco dell'invertitore e il tempo di ritardo della NAND con carico pari alla capacità di ingresso dell'invertitore:

$$t_{p0}^{AND} = t_{p0}^{NAND} + 0.69 R_{OUT}^{NAND} C_{IN}^{NOT} + t_{p0}^{NOT}$$

Resistenza e capacità di uscita

La resistenza e la capacità di uscita della AND coincidono con la resistenza e la capacità di uscita dell'ultimo stadio (porta NOT)



Esempio: porta OR implementata con una NOR e una NOT in cascata

Nella cascata di una porta NOR e una porta NOT per realizzare la funzione logica OR, i tempi di ritardo LH e HL sono:

$$t_{pL}^{OR} = t_{pH}^{NOR} + t_{pL}^{NOT}$$
$$t_{pLH}^{OR} = t_{pL}^{NOR} + t_{pH}^{NOT}$$

Il tempo di ritardo medio è invece la somma dei due tempi di ritardo medi:

$$t_p^{OR} = \frac{t_{pH}^{NOR} + t_{pL}^{NOR}}{2} + \frac{t_{pLH}^{NOT} + t_{pH}^{NOT}}{2}$$

Tempo di ritardo intrinseco

Il tempo di ritardo intrinseco della OR è definito come il tempo di ritardo senza il carico C_L ed è la somma del tempo di ritardo intrinseco dell'invertitore e il tempo di ritardo della NOR con carico pari alla capacità di ingresso dell'invertitore:

$$t_{p0}^{OR} = t_{p0}^{NOR} + 0.69 R_{OUT}^{NOR} C_{IN}^{NOT} + t_{p0}^{NOT}$$

Resistenza e capacità di uscita

La resistenza e la capacità di uscita della OR coincidono con la resistenza e la capacità di uscita dell'ultimo stadio (porta NOT)

Capacità di ingresso

La capacità di ingresso della OR coincidono con le corrispondenti capacità di ingresso della NOR (primo stadio)

COME RIDURRE L'EFFETTO DEI NODI INTERNI



Ottimizzazione di t_{p0}: riordino degli ingressi

Consideriamo i due casi in figura. Partiamo con quello di sinistra.
Supponiamo inizialmente A = 1, B = 1 e C = 0. Il PDN è spento e il nodo di uscita si carica a V_{DD}. Poiché A = 1 ($V_A = V_{DD}$) il nodo X si porta al valore V_{DD}-V_{Tn} (poiché è caricato da un NMOS con il drain a V_{DD}). Anche il nodo Y si porta a V_{DD}-V_{Tn} poiché $V_B = V_{DD}$ e il MOS corrispondente è acceso.

Nell'istante in cui C commuta da 0 a 1, il PDN si accende e tutte le capacità devono essere scaricate a 0V. In questo caso il tempo di propagazione è dato dalla formula di Elmore:

$$t_P = 0.69 \cdot (R_n C_1 + 2R_n C_2 + 3R_n C_F)$$

Consideriamo ora il caso a destra. Inizialmente A = 0 e B=C=1. In questo caso il nodo di uscita è alto, ma i nodi X e Y sono scaricati a 0V poiché i due MOS pilotati da C e B sono accesi.
Nell'istante in cui A commuta da 0 a 1, il PDN si accende e la capacità del nodo di uscita viene scaricata. Tuttavia, questa volta C_1 e C_2 sono già scariche e il loro contributo può essere approssimativamente trascurato nel calcolo del tempo di propagazione.

$$t_P = 0.69 \cdot 3R_n C_F$$

L'esempio appena visto porta alla definizione di ingresso critico. Per **ingresso critico** si intende l'ingresso la cui commutazione fa cambiare il valore dell'uscita.
Ad esempio nella porta NAND a tre ingressi appena analizzata, se partiamo da A = B = C = 0, la commutazione A:0→1 non comporta variazione dello stato dell'uscita, ma solo l'eventuale variazione della tensione del nodo interno X. Se successivamente commuta C:0→1, ancora una volta l'uscita non cambia. Solo quando anche il terzo ingresso commuta (B:0→1) il nodo di uscita va basso. In questo caso, B è l'ingresso critico, cioè quello che provoca la commutazione dell'uscita.



L'esempio appena visto suggerisce una strategia per ottimizzare il tempo di propagazione. Consideriamo ad esempio la porta NAND a 4 ingressi in figura e supponiamo che i 4 ingressi siano forniti da altrettante reti di porte logiche con tempi di ritardo:

$$t_{p1} < t_{p2} < t_{p3} < t_{p4}$$

L'ingresso X_4 è quello più lento e l'ingresso X_1 è quello più veloce.



Poiché il PDN si accende solo se tutte le 4 reti di ingresso trasmettono un valore logico alto, e che i 4 segnali sono collegato alla serie di 4 NMOS, da punto di vista logico è indifferente come X_1, X_2, X_3, X_4 sono connessi alla porta NAND

Tuttavia dal punto di vista dinamico è consigliabile collegare l'ingresso più veloce all'NMOS più basso e poi X_2, X_3, X_4 ai MOS via via più in alto. X_4 sarà quindi collegato al MOS più vicino all'uscita.
In questo modo, quando $X_1 = X_2 = X_3 = X_4 = 1$, il primo NMOS che si accende è M_{n1} che scarica C_1, in un tempo circa uguale a:

$$t_1 = 0.69 \cdot R_n C_1$$

poi arriva in sequenza X_2, che scarica C_2 in un tempo:

$$t_2 = 0.69 \cdot 2R_n C_2$$

Essendo C_1 già scaricata. Poi arriva X_3 che scarica C_3

$$t_3 = 0.69 \cdot 3R_n C_3$$

E infine X_4 che scarica il nodo di uscita

$$t_4 = 0.69 \cdot 4R_n C_F$$

Osservazione importante: È importante precisare che questo approccio in una porta NAND a N ingressi porta a un tempio di ritardo HL pari :

$$t_{pHL} = 0.69 \cdot N \cdot R_n \cdot \left(C_{dn} + N \cdot C_{dp}\right) \cong 0.69 \cdot R_n C_{dp} \cdot N^2$$

La dipendenza da N_2 non viene eliminata, ma solo ridotto il tempo complessivo. Esiste sempre un numero limite per N oltre il quale t_p sale in modo inaccettabile.

PORTE LOGICHE A MOLTI INGRESSI



Porte logiche a molti ingressi

Negli esempi precedenti abbiamo considerato sempre una porta NAND a N ingressi, in cui abbiamo N PMOS in parallelo al PUN e N NMOS in serie al PUN. Abbiamo dimostrato che in tal caso, t_{pLH} dipende linearmente da N e t_{pHL} dipende parabolicamente da N.
Ovviamente, se consideriamo una porta NOR a N ingressi otterremo l'esatto contrario: t_{pLH} dipende parabolicamente da N e t_{pHL} linearmente.
Estendendo questa considerazione a una porta arbitraria dove i MOS sono variamente connessi in serie e in parallelo, possiamo assumere che sia il PUN sia il PDN sono caratterizzati (nel caso peggiore) da una serie di un numero M < N di MOS in serie. Tuttavia è ragionevole pensare che all'aumentare di N anche M aumenti.
In conclusione, *maggiore è la complessità della porta in termini di numero di ingressi, il tempo di propagazione intrinseco aumenta in modo* ***quadratico***.
Il contributo del carico esterno, invece, aggiunge un termine ***lineare*** dovuta alle M resistenze in serie che caricano/scaricano la capacità esterna.
Quest'ultimo contributo può essere risotto, aumentando i fattori di forma dei MOS e riducendone la resistenza equivalente. Tuttavia il tempo intrinseco dipende solo dal rapporto dei fattori di forma di NMOS e PMOS, come nell'invertitore.
Ci poniamo ora le seguenti domande:

1. Quanti ingressi è possibile aggiungere prima che il tempo di propagazione sia troppo grande?
2. Il tempo di propagazione è l'unico parametro importante?

Risposte:

1. Dipende dall'applicazione, ma in genere si cerca di non eccedere i 4-5 MOS in serie.
2. Non importa solo t_p, ma anche t_r e t_f. Generalmente è tollerabile avere un tempo di ritardo «elevato» ma si vuole che la transizione sia più breve possibile. In altre parole, è tollerabile che la commutazione dell'uscita inizi con un po' ritardo, ma quando inizia deve essere rapida.

Esempio

Come risolvere il problema dei "troppi" ingressi?
Spezzare le porte in più stadi

OR

$$A + B + C + D = \overline{\overline{A + B} \cdot \overline{C + D}}$$



AND

$$A \cdot B \cdot C \cdot D = \overline{\overline{A \cdot B} + \overline{C \cdot D}}$$



Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 46

Per risolvere il problema dei troppi ingressi è necessario *spezzare le porte in più stadi!*

Consideriamo la funzione logica OR a 4 ingressi e applichiamo la proprietà associativa:

$$F = A + B + C + D = (A + B) + (C + D)$$

Applichiamo il teorema di De Morgan:

$$F = \overline{\overline{(A + B)} \cdot \overline{(C + D)}}$$

F può essere realizzata mediante tre porte logiche (2 NOR e 1 NAND) a due ingressi.

In modo analogo procediamo per la funzione AND:

$$F = A \cdot B \cdot C \cdot D = (A \cdot B) \cdot (C \cdot D)$$

$$F = \overline{\overline{(A \cdot B)} + \overline{(C \cdot D)}}$$

Che si realizza con 2 NAND e 1 NOR a due ingressi.



Esempio: porta AND a 16 ingressi

Il ragionamento può essere esteso a un numero N arbitrario di ingressi. Ad esempio per realizzare una porta AND a 16 ingressi è possibile usare 4 porte NAND e una porta NOR a 4 ingressi:

$$F = A_0 \cdot A_1 \cdot A_2 \cdot A_3 \cdot A_4 \cdot A_5 \cdot A_6 \cdot A_7 \cdot A_8 \cdot A_9 \cdot A_{10} \cdot A_{11} \cdot A_{12} \cdot A_{13} \cdot A_{14} \cdot A_{15}$$

Raggruppiamo gli ingressi a 4 a 4:

$$F = (A_0 \cdot A_1 \cdot A_2 \cdot A_3) \cdot (A_4 \cdot A_5 \cdot A_6 \cdot A_7) \cdot (A_8 \cdot A_9 \cdot A_{10} \cdot A_{11}) \cdot (A_{12} \cdot A_{13} \cdot A_{14} \cdot A_{15})$$

E applichiamo DeMorgan:

$$F = \overline{\overline{(A_0 \cdot A_1 \cdot A_2 \cdot A_3)} + \overline{(A_4 \cdot A_5 \cdot A_6 \cdot A_7)} + \overline{(A_8 \cdot A_9 \cdot A_{10} \cdot A_{11})} + \overline{(A_{12} \cdot A_{13} \cdot A_{14} \cdot A_{15})}}$$

Stima del tempo di propagazione

Assumendo in via molto approssimata che il tempo di propagazione di ciascuna porta logica a N ingressi sia:

$$t_p = 0.69 \cdot RC \cdot N^2$$

La realizzazione a singolo stadio avrebbe un tempo di propagazione:

$$t_p = 0.69 \cdot RC \cdot 16^2 = 0.69 \cdot RC \cdot 256$$

La realizzazione a doppio stadio ha come tempo di propagazione:

$$t_p = 0.69 \cdot RC \cdot 4^2 + 0.69 \cdot RC \cdot 4^2 = 2 \times 0.69 \cdot RC \cdot 16 = 0.69 \cdot RC \cdot 32$$

Cioè 8 volte inferiore al caso precedente.



Stima del tempo di salita/discesa

Approssimiamo il tempo di commutazione di una porta a N ingressi con $2.2 \cdot RC \cdot N^2$.

La realizzazione a singolo stadio porta a un tempo di commutazione

$$t_{r,f} = 2.2 \cdot RC \cdot 16^2 = 2.2 \cdot RC \cdot 256$$

La realizzazione a doppio stadio, invece:

$$t_{r,f} = 2.2 \cdot RC \cdot 4^2 = 2.2 \cdot RC \cdot 16$$

cioè 16 volte inferiore al singolo stadio

Esempio: porta OR a 16 ingressi

Il ragionamento è analogo per una OR a 16 ingressi:

$$F = A_0 + A_1 + A_2 + A_3 + \cdots + A_{12} + A_{13} + A_{14} + A_{15}$$

Raggruppiamo gli ingressi a 4 a 4:

$$F = (A_0 + A_1 + A_2 + A_3) + \cdots + (A_{12} + A_{13} + A_{14} + A_{15})$$

E applichiamo DeMorgan:

$$F = \overline{\overline{(A_0 + \cdots + A_3)} + \overline{(A_4 + \cdots + A_7)} + \overline{(A_8 + \cdots + A_{11})} + \overline{(A_{12} + \cdots + A_{15})}}$$

Stima del numero di MOS

Per realizzare una porta logica a N ingressi sono necessari 2N MOS.

La realizzazione a singolo stadio richiede 32 MOS in totale.

La realizzazione a doppio stadio con 5 porte logiche da 4 ingressi l'una, richiese 5 x 8 = 40 MOS.



Esempio AND a 16 ingressi con porte logiche a 2 ingressi

$$F = (A_0A_1A_2A_3A_4A_5A_6A_7) \cdot (A_8A_9A_{10}A_{11}A_{12}A_{13}A_{14}A_{15})$$

$$F = \overline{\overline{(A_0A_1A_2A_3A_4A_5A_6A_7)} + \overline{(A_8A_9A_{10}A_{11}A_{12}A_{13}A_{14}A_{15})}}$$

$$F = \overline{\overline{(A_0A_1A_2A_3) \cdot (A_4A_5A_6A_7)} + \overline{(A_8A_9A_{10}A_{11}) \cdot (A_{12}A_{13}A_{14}A_{15})}}$$

$$F = \overline{\overline{(\overline{A_0A_1} + \overline{A_2A_3}) \cdot (\overline{A_4A_5} + \overline{A_6A_7})} + \overline{(\overline{A_8A_9} + \overline{A_{10}A_{11}}) \cdot (\overline{A_{12}A_{13}} + \overline{A_{14}A_{15}})}}$$

In questo caso abbiamo il primo stadio con 8 porte NAND il secondo con 4 porte NOR, il terzo con 3 porte NAND e il quarto con una porta NOR.

Il tempo di propagazione è:

$$t_p = 4 \times 0.69 \cdot RC \cdot 2^2 = 0.69 \cdot RC \cdot 16$$

Il tempo di commutazione è:

$$t_{r,f} = 2.2 \cdot RC \cdot 2^2 = 2.2 \cdot RC \cdot 4$$

Il numero di transistor richiesti per questo tipo di implementazione è:

8x4 + 4x4 + 2x4 + 1x4 = 32 + 16 + 8 + 4 = 60

Ne risulta che aumentando gli stadi e diminuendo il numero di ingressi per porta logica, aumenta il numero di porte logiche richieste e il numero totale di MOS.

CONSUMO DINAMICO



Consumo di una porta arbitraria

Per quanto riguarda il consumo di potenza di una generica porta logica valgono più o meno le stesse considerazioni fatte per l'invertitore. Il consumo di potenza deriva dai tre contributi visti in precedenza: consumo statico, consumo dinamico e potenza di cammino diretto.

Il ***consumo statico*** è trascurabile analogamente all'invertitore.

Il ***consumo per cammino*** diretto dipende dalla velocità con cui commutano gli ingressi e dalle dimensioni dei MOS.

Il ***consumo dinamico*** è quello dominante. Analogamente a quanto esposto per l'invertitore ogni volta che la capacità viene caricata e scaricata, il circuito assorbe dall'alimentazione un energia, indipendente dalla resistenza di PDN e PUN, pari a $E_{VDD} = CV_{DD}(V_H - V_L) = CV_{DD}^2$.
La potenza dissipata dal circuito si calcola moltiplicando E_{VDD} per il numero di commutazioni al secondo, ovvero la frequenza con cui commuta l'uscita.



Fattore di attività e frequenza media di commutazione

Notiamo però che se anche gli ingressi commutano ad una certa frequenza *f*, l'uscita in generale commuterà ad una frequenza $f' < f$.
Consideriamo ad esempio una porta NAND a due ingressi A e B:

- Se B = "1" e A commuta tra "0" e "1" ad una frequenza f, l'uscita commuta alla stessa frequenza f.
- Se B = "0" e A commuta tra "0" e "1" con frequenza *f* l'uscita resterà comunque a "1" e non vi sarà consumo dinamico di potenza.

Sebbene l'esempio illustri solo due casi estremi, è chiaro che la frequenza «media» con cui commuta l'uscita dipende non dalla massima frequenza di commutazione degli ingressi presi singolarmente, ma anche dal valore che ha l'intero vettore di ingresso.

Per trattare il problema è necessario considerare gli ingressi della porta logica arbitraria come un vettore di N elementi booleani. Quindi l'ingresso dell'invertitore è sostituito in una porta da un **vettore di ingressi**.
La commutazione dell'ingresso va intesa come una commutazione del vettore di ingressi. Quindi diciamo che il vettore di ingresso cambia, se cambia almeno uno degli elementi.

Una volta definito il vettore di ingresso, definiamo f la frequenza con cui cambia il suo valore.

A fronte di una variazione del vettore di ingresso, l'uscita può cambiare o rimanere costante (come hanno illustrato i due precedenti esempi).
Definiamo **fattore di attività** la probabilità che una variazione dell'ingresso comporti una variazione dell'uscita.



Definiamo infine **frequenza efficace o media di commutazione dell'uscita**, il numero medio di transizioni 0→1 che compie l'uscita in seguito alla variazione dell'ingresso. La frequenza efficace è data dal prodotto tra la frequenza f con cui commuta il vettore di ingresso con il fattore di attività α_F del nodo di uscita F.

Il consumo dinamico è dato dalla stessa formula usata per l'invertitore, ma sostituendo a f il prodotto $f \cdot \alpha_F$, cioè la frequenza efficace.



Definiamo infine **capacità logica**, il prodotto tra la capacità fisica del nodo (C_F) e il fattore di attività (α_F) del nodo F.
Il consumo dinamico è dato dalla stessa formula usata per l'invertitore, ma sostituendo a C_F con la capacità logica.
Il concetto di capacità logica si riferisce al fatto che dal punto di vista del consumo una capacità di valore C_F caricata e scaricata solo una volta ogni N cicli, equivale a una capacità C_F/N caricata e scaricata ad ogni ciclo. In entrambi i casi, infatti, l'energia complessivamente assorbita dall'alimentazione è la stessa.



Calcolo del fattore di attività

Consideriamo ad esempio una porta NAND in cui gli ingressi assumono una nuova configurazione ad ogni ciclo di clock con frequenza f.
Supponiamo ad esempio che essi assumano ciclicamente la configurazione 11→01→10→00→11 …
In questo caso le forme dei segnali sono riportate nel grafico. L'uscita è per 3 casi su 4 a 1 e 1 caso su 4 a 0.
Quindi nonostante che il vettore di ingresso cambia valore con frequenza f:

- Il segnale A ha una frequenza 2f
- Il segnale B ha una frequenza f
- Il segnale di uscita ha una frequenza f/2

Per risolvere il problema:

- Si considera f la frequenza con cui il vettore di ingresso cambia valore. Ipotizzando ad esempio che esso sia sincronizzato da un segnale di clock di sistema.
- Si introduce il concetto di fattore di attività α definito come la probabilità che il nodo di uscita sia a 0 prima della commutazione degli ingressi e che il PUN si accenda in seguito alla commutazione degli ingressi. Poiché il numero di commutazioni 0→1 è uguale al numero di commutazioni 1→ 0 il fattore di attività può essere anche definito come la probabilità che il nodo di uscita sia a 1 prima della commutazione e che il PDN si accenda a causa della commutazione.

Assumendo che gli ingressi siano tra loro indipendenti, il fattore di attività è definito dalla formula:

$$\alpha_F = P_F(1 - P_F)$$

dove P_F è la probabilità che il nodo F sia a 1.

Esempi di fattore di attività

Definiamo:

p_A = probabilità che il segnale A = 1 **p_F= probabilità che il segnale F = 1**

p_B= probabilità che il segnale B = 1 **α_F = fattore di attività**

(Ipotesi: tutti gli ingressi sono tra loro indipendenti)

Funzione logica	P_F	Fattore di attività
AND	P_AP_B	$P_AP_B \cdot (1\text{-}P_AP_B)$
NAND	$1\text{-}P_AP_B$	$P_AP_B \cdot (1\text{-}P_AP_B)$
OR	$p_A + (1 - p_A)p_B$	$[p_A + (1 - p_A)p_B]\cdot[(1 - p_A)(1 - p_B)]$
NOR	$(1 - p_A)(1 - p_B)$	$[p_A + (1 - p_A)p_B]\cdot[(1 - p_A)(1 - p_B)]$
XOR	$(p_A + p_B - 2p_Ap_B)$	$(p_A + p_B - 2p_Ap_B) \cdot (1 - p_A - p_B + 2p_Ap_B)$
XNOR	$1 - p_A - p_B + 2p_Ap_B$	$(p_A + p_B - 2p_Ap_B) \cdot (1 - p_A - p_B + 2p_Ap_B)$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 56

Ad esempio, consideriamo una porta NAND a due ingressi A e B. Siano P_A e P_B le probabilità che A="1" e B="1", rispettivamente.
L'uscita assume il valore logico "0" se e solo se A=B="1", quindi la probabilità che l'uscita F della porta NAND sia a "0" può essere espressa come:

$$1\text{-}P_F = P_A \cdot P_B$$

Analogamente è possibile calcolare la probabilità che F sia a "1":

$$P_F = 1 - P_A \cdot P_B$$

Il fattore di attività è:

$$\alpha_F = P_F\,(1 - P_F) = P_A \cdot P_B \cdot (1 - P_A \cdot P_B)$$

La tabella riporta i fattori di forma di alcune funzioni elementari

Esercizi proposti

Problema 4

Trovare la probabilità che le seguenti funzioni siano a 1:

1. $F = A + BC$
2. $F = (A \cdot B + C) \cdot D$

Problema 5

DATI: R_{n0} = 12kΩ, R_{p0} = 24kΩ; C_{g0} = 20fF/μm²; C_{d0} = C_{s0} = 2fF/μm; V_{DD} = 1.5V, L = 0.15μm.

1. Disegnare il circuito che svolge la funzione logica $F = \overline{(A \cdot B + C) \cdot D}$ in modo tale da minimizzare la capacità di uscita
2. Sapendo che tutti gli NMOS hanno Z_n = 3, calcolare la resistenza di pull-down.
3. Trovare il fattore di forma dei PMOS (tutti uguali tra loro) in modo che le resistenze di pull-up e di pull-down siano uguali.
4. Calcolare il tempo di ritardo relativo alle commutazioni LH e HL in assenza di carico esterno
5. Ricalcolare i tempi di ritardo aggiungendo un carico esterno C_L = 20fF.
6. Assumendo A = B = 1 e C = 0, identificare il tipo di commutazione e calcolare il relativo tempo di ritardo quando D commuta da 0 a 1.
7. Calcolare il consumo dinamico sapendo che gli ingressi commutano con frequenza f = 100MHz e che sono a 1 con probabilità: p_A = p_B = 0.4, p_C = 0.5 e p_D = 0.2.

Soluzioni

Problema 4

1. $p_F = p_A + (1 - p_A)p_B p_C$
2. $p_F = p_D[p_C + (1 - p_C)p_A p_B]$

Problema 5

2. R_{PD} = 12kΩ
3. Z_p = 4
4. t_{pHL0} = 47.2ps, t_{pLH0} = 42.2ps;
5. t_{pHL} = 212.8ps, t_{pLH} = 207.8;
6. t_{pHL} = 192.9ps;
7. P_{dyn} = 192.9nW

Esercizi proposti

Problema 6

DATI: R_{n0} = 20kΩ, R_{p0} = 40kΩ; C_{g0} = 25fF/μm²; C_{d0} = C_{s0} = 2fF/μm; V_{DD} = 1.2V, L = 0.1μm.

1. Disegnare il circuito che svolge la funzione logica $F = A + B$ usando una porta NOR e un invertitore
2. Trovare il fattore di forma di tutti i PMOS e tutti gli NMOS in modo tale che ciascuna porta abbia R_{PU} = R_{PD} = 10kΩ.
3. Calcolare le capacità di ingresso e di uscita di ciascuna porta logica
4. Calcolare il tempo di ritardo relativo alle commutazioni LH e HL in assenza di carico esterno e il tempo di propagazione intrinseco della porta OR.
5. Ricalcolare i tempi di ritardo aggiungendo un carico esterno C_L = 25fF.
6. Calcolare il consumo dinamico ai nodi di uscita della porta NOR e della porta NOT sapendo che gli ingressi commutano con frequenza f = 500MHz e che sono a 1 con probabilità: p_A = 0.2, p_B = 0.1.

Soluzioni

Problema 6

2. NOR: Z_n = 2, Z_p = 8; NOT: Z_n = 2, Z_p = 4;
3. NOR: C_{IN} = 2.5fF, C_{OUT} = 2.4fF; NOT: C_{IN} = 1.5fF, C_{OUT} = 1.2fF;
4. t_{pHL0} = 46.2ps, t_{pLH0} = 35.2ps;
5. t_{pHL} = 207.7ps, t_{pLH} = 218.7;
6. NOR: P_{dyn} = 3.8 μW, NOT: P_{dyn} = 566.1nW;

APPROFONDIMENTO: CARATTERISTICHE STATICHE



Caratteristica di trasferimento statica

Le caratteristiche statiche sono simili a quelle di un invertitore, con la complicazione che, avendo più ingressi, è necessario definire una VTC per ogni possibile commutazione degli ingressi.
Ad esempio, anche nel caso molto semplice di una porta NAND a due ingressi A e B, possiamo distinguere tre casi in cui l'uscita commuta al commutare di almeno uno degli ingressi:

1. B = 1, A = 0→1
2. A = 1, B = 0→1
3. A = B = 0→1

In ciascuno di questi tre casi si avrà una caratteristica all'uscita simile a quella di un invertitore, cioè con una regione di alto guadagno centrale e due regioni laterali a basso guadagno.
Abbiamo volutamente trascurato i casi in cui A o B fossero costanti a 0, poiché l'uscita sarebbe sempre a 1 e non c'è nessuna commutazione.

Un possibile approccio è quello di sostituire PDN e PUN con un NMOS e un PMOS equivalenti in condizione di soglia logica, ovvero quando l'ingresso (o gli ingressi che commutano) sono cortocircuitati con l'uscita.

Serie di NMOS (PDN)

Consideriamo la serie dei due NMOS M_1 e M_2. Assumiamo che il source di M_1 sia collegato a massa e che il drain di M_2 sia mantenuto a un potenziale VM, pari alla soglia logica. Per semplicità supponiamo che la tensione di soglia logica sia $V_M = V_{DD}/2$.
Per fare un esempio numerico assumiamo validi i seguenti dati: V_{DD} = 2.5V, V_{TN} = 0.5V, V_{DSATN} = 0.6V, k_n'=100µA/V^2, Z_n=2 (per entrambi i MOS).



Come primo esempio supponiamo che il segnale che commuta sia applicato al gate di M_1. Quindi $V_{G1} = V_M$ e $V_{G2} = V_{DD}$. Calcoliamo la polarizzazione V_{GS} e V_{DS} dei due MOS. Poiché M_1 ha una tensione V_{GS} più bassa di M_2 è intuibile plausibile che la corrente della serie sia limitata da M_1 che lavora in saturazione di velocità ($V_{GS1} - V_{TN} = V_M - V_{TN} = 0.75V$, $V_{DSATN} = 0.6V$). M_2 invece che ha una tensione V_{GS} più elevata lavora in lineare. Assumendo valida questa ipotesi, imponiamo la legge di kirchhoff al nodo X:

$$M_1: \quad V_{GS1} = V_M = \frac{V_{DD}}{2} \qquad V_{DS1} = V_X$$

$$M_2: \quad V_{GS2} = V_{DD} - V_X \quad V_{DS2} = V_M - V_X = \frac{V_{DD}}{2} - V_X$$

$$k_n' Z_n V_{DSATN}\left(\frac{V_{DD}}{2} - V_{TN} - \frac{V_{DSATN}}{2}\right) = k_n' Z_n \left(\frac{V_{DD}}{2} - V_X\right)\left(V_{DD} - V_X - V_{TN} - \frac{V_{DD}}{4} + \frac{V_X}{2}\right)$$

Risolvendo troviamo $V_X = 0.95V$. La polarizzazione dei MOS soddisfa le ipotesi fatte e vale:

$$V_{GS1} = 1.25V \quad V_{DS1} = 0.95V \quad e \quad V_{GS2} = 1.55V \quad V_{DS2} = 0.3V$$

La corrente che attraversa la serie coincide con la corrente di saturazione di M_1: $I_{DSAT} = 54\mu A$.
L'esempio mostra che la presenza di M_2 nella serie è ininfluente: la serie può essere considerata come un unico NMOS di fattore di forma equivalente $Z_{n,eq} = Z_n$.

Come secondo esempio supponiamo che il segnale che commuta sia quello del gate di M_2. Ripetiamo la stessa analisi imponendo la polarizzazione:

$$M_1: \qquad V_{GS1} = V_{DD} \qquad V_{DS} = V_X$$

$$M_2: \quad V_{GS2} = V_M - V_X = \frac{V_{DD}}{2} - V_X \quad V_{DS2} = V_M - V_X = \frac{V_{DD}}{2} - V_X$$

I ruoli dei MOS si invertono. M_2 è sicuramente in saturazione/saturazione di velocità ed è quello che limita la corrente, avendo V_{GS} più bassa di M_1. Plausibilmente M_1 lavora, invece, in regione lineare.



Ipotizzando M_1 in lineare e M_2 in saturazione di velocità la legge di kirchhoff al nodo X è:

$$k_n' Z_n V_X \left(V_{DD} - V_{TN} - \frac{V_X}{2}\right) = k_n' Z_n V_{DSATN} \left(\frac{V_{DD}}{2} - V_X - V_{TN} - \frac{V_{DSATN}}{2}\right)$$

Che fornisce come soluzione V_X = 0.106V. La polarizzazione dei MOS vale:

$$V_{GS1} = 2.5V \quad V_{DS} = 0.106V \quad V_{GS} = V_{DS} = 1.144V$$

Le ipotesi sono verificate e la corrente che attraversa la sere è I_{DS} = 41.3µA, un po' più bassa di quella dell'esempio precedente. Anche in questo caso la corrente è limitata dal MOS meno conduttivo (M_2). Approssimativamente possiamo concludere la rete sia equivalente a un solo MOS di fattore di forma Z_n.

Come terzo e ultimo esempio, assumiamo che entrambi gli ingressi commutino e, quindi, in condizione di soglia logica entrambi i gate siano al potenziale V_M. La polarizzazione dei MOS vale:

$$M_1: \quad V_{GS1} = V_M = \frac{V_{DD}}{2} \qquad V_{DS1} = V_X$$

$$M_2: \quad V_{GS} = V_M - V_X = \frac{V_{DD}}{2} - V_X \quad V_{DS} = V_M - V_X = \frac{V_{DD}}{2} - V_X$$

M_2 lavora sicuramente in saturazione/saturazione di velocità. Assumendo M1 in lineare e M2 in saturazione, la legge di kirchhoff al nodo X è:

$$k_n' Z_n V_{DSATN} \left(\frac{V_{DD}}{2} - V_{TN} - \frac{V_{DSATN}}{2}\right) = \frac{1}{2} k_n' Z_n \left(\frac{V_{DD}}{2} - V_X - V_{TN}\right)^2$$

Che fornisce come soluzione V_X = 0.22V. La polarizzazione dei MOS vale:

$$V_{GS1} = 1.25V \quad V_{DS1} = 0.22V \quad V_{GS2} = V_{DS2} = 1.03V$$

La corrente della serie è I_{DS} = 28.1µA, circa metà che nei casi precedenti. Possiamo quindi schematizzare la serie con un unico MOS il cui fattore di forma equivalente è $Z_n/2$.

Parallelo di MOSFET

Esempio: V_{DD} = 2.5V, V_{TN} = 0.5V, V_{DSATN} = 0.6V, k_n'=100µA/V², Z_n=2

Parallelo di MOS



Indipendentemente dal valore di V_M

$$I_P = 2I_{DS}$$

Equivale a raddoppiare il fattore di forma!

Il parallelo di MOS equivale a un unico MOS con fattore di forma $Z_{eq} = 2Z_p$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 63

Parallelo di MOSFET (PUN)

Dati 2 MOSFET connessi in serie con fattori di forma Z_n e Z_n. Se i MOSFET hanno la stessa tensione di soglia e tutti i gate allo stesso potenziale allora la corrente che attraversa il parallelo dei MOS è:

$$I_P = I_{DS} + I_{DS} = 2I_{DS}$$

indipendentemente dal valore di V_M e dalla regione di funzionamento dei MOS.
Ciò equivale a un MOS con fattore di forma equivalente:

$$Z_{eq} = 2Z_p$$

Reti di MOSFET

- I risultati trovati per la serie di NMOS si estendono facilmente alla serie di PMOS
- I risultati trovati per il parallelo di PMOS si estende alla serie di NMOS.
- Sebbene i conti siano più complessi, si può estendere i risultati a serie o parallelo di un numero arbitrario di MOSFET:
  - La serie di N MOS di fattore di forma Z, in cui un solo MOS sta commutando e gli altri sono tutti accesi equivale a un unico MOS di fattore di forma $Z_{EQ} = Z$
  - La serie di N MOS di fattore di forma Z, in cui tutti gli NMOS stanno commutando contemporaneamente equivale a un unico MOS di fattore di forma $Z_{EQ} = Z/N$
  - Il parallelo di N MOS in cui tutti stanno commutando contemporaneamente equivale a un unico MOS con fattore di forma $Z_{EQ} = N \cdot Z$.

Tensione di soglia logica





Ipotesi: la corrente che scorre nella serie M_{nA}-M_{nB} è limitata dal MOS *"meno acceso"* cioè quello pilotato dal segnale che commuta.

Approssimiamo il MOSFET sempre acceso con un cortocircuito

$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r \cdot \left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r} \qquad r = \frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n} = \frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n}$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 65

Sapendo che V_M assumerà un valore vicino a $V_{DD}/2$, possiamo fare le seguenti ipotesi:

- Il pull-up è costituito da un solo PMOS poiché l'altro è spento.
- Il pull-down è costituito dalla serie di un NMOS con V_{GS} circa uguale a $V_{DD}/2$ e l'altro con $V_{GS} = V_{DD}$. In tal caso supponiamo che la resistenza sia dominata dal MOS "meno acceso", quindi approssimiamo il fattore di forma equivalente con il solo Z_n del MOS che sta commutando, ipotizzando che il MOSFET con il gate a V_{DD} abbia una resistenza molto più piccola.

Con questa approssimazione la tensione V_M è data da:

$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r \cdot \left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r} \qquad r = \frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n} = \frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n}$$

Esempio:

Supponiamo $V_{DD} = 2.5V$, $V_{TN} = -V_{TP} = 0.5V$, $k_n' = 3k_p'$, $Z_n = 4$, $Z_p = 4$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -0.8V$

Troviamo:

$$r = \frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n} = 0.44 \quad V_M = 1.044V$$

Tensione di soglia logica

Caso 3



$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r \cdot \left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r} \qquad r = \frac{-k_p' V_{DSATP} 2Z_p}{k_n' V_{DSATN} Z_n/2} = 4\frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n}$$

Andrea Cester, Fondamenti di Elettronica - Laurea in Ingegneria Informatica 66

Il caso 3 è quello più semplice poiché gli NMOS sono in serie e i PMOS in parallelo con le stesse tensioni di gate. Supponiamo che entrambi gli NMOS abbiano fattore di forma Z_n e i PMOS Z_p.
Il calcolo è simile a quello dell'invertitore una volta che abbiamo sostituito:

- La serie di NMOS al pull-down con un unico NMOS con fattore di forma $Z_n/2$
- Il parallelo di PMOS al pull-up con un unico PMOS con fattore di forma $2Z_p$.

In questo caso la tensione V_M è data da:

$$V_M = \frac{V_{TN} + \frac{V_{DSATN}}{2} + r \cdot \left(V_{DD} + V_{TP} + \frac{V_{DSATP}}{2}\right)}{1 + r}$$

dove r è dato da:

$$r = \frac{-k_p' V_{DSATP} 2Z_p}{k_n' V_{DSATN} Z_n/2} = 4\frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n}$$

Ci aspettiamo, quindi che nel caso 3 la tensione di soglia logica sia maggiore che nei casi 1 e 2, poiché il pull-up è più forte.

Esempio:

Supponiamo $V_{DD} = 2.5V$, $V_{TN} = -V_{TP} = 0.5V$, $k_n' = 3k_p'$, $Z_n = 4$, $Z_p = 4$, $V_{DSATN} = 0.6V$, $V_{DSATP} = -0.8V$
Troviamo:

$$r = 4\frac{-k_p' V_{DSATP} Z_p}{k_n' V_{DSATN} Z_n} = 1.78 \quad V_M = 1.31V$$

ATTENZIONE: Sebbene il caso 3 sia teoricamente possibile, è il meno probabile poiché richiede che gli ingressi commutino esattamente allo stesso istante. Nella pratica, a causa dei ritardi con cui viaggiano i segnali, gli ingressi non commuteranno mai contemporaneamente, ma sempre uno alla volta.